Soal UTS
SOAL LATIHAN
1. NO.1 BCD ADDER [back]
1. Mengingat ekspresi Boolean yang relevan untuk sirkuit setengah-penambah dan setengah-pengurangan, rancang sirkuit setengah-subtractor yang dapat digunakan untuk melakukan penambahan atau pengurangan pada dua angka satu bit. Operasi aritmatika yang diinginkan harus dapat dipilih dari input kontrol.
Ketika diberikan input “1” pada kontrol, dan “0” pada input A, serta “1” pada input B, maka jenis output apa yang akan dihasilkan oleh gerbang AND dan gerbang XOR, dan apa logika ouputnya ?
a. Gerbang AND : Borrow, output “1”
Gerbang XOR : Sum, output “0”
b. Gerbang AND : Borrow, ouput “1”
Gerbang XOR : Difference, output “1”
c. Gerbang AND : Carry, output “1”
Gerbang XOR : Sum, ouput “0”
d. Gerbang AND : Carry, output “0”
Gerbang XOR : Difference, output”1”
e. Gerbang AND : Borrow, ouput “1”
Gerbang XOR : Sum, output “1”
Solusi :
Ketika input kontrol adalah '1', gerbang AND menghasilkan output BORROW dan gerbang EX-OR menghasilkan output DIFFERENCE, dengan output:
Jadi, jawabnnya adalah B.
Ekspresi Boolean yang tepat untuk output DIFFERENCE adalah
1. Lihat pengaturan penghitung riak biner dari gambar berikut :
Apa input yang dihasilkan pada detak ke 5?
a. 0110
b. 1100
c. 0101
d. 1101
e. 0100
Solusi :
Pada detak ke 5, maka :
Penghitung riak biner empat bit dari jenis yang ditunjukkan pada Gambar. 11.2 (a) pada awalnya dalam keadaan 0000 sebelum input jam diterapkan ke penghitung. Pulsa jam diterapkan ke penghitung di beberapa waktu instan t1 dan kemudian dihapus beberapa waktu kemudian di waktu lain t2 instan. Penghitung diamati membaca 0011. Berapa detak yang terjadi sampai penghitung kembali pada keadaan awal 000?
a. 2
b. 8
c. 16
d. 32
e. 64
Solusi :
penghitung akan kembali setelah detak ke 16.
Jawabannya C.16
Lihat sirkuit kombinasional sederhana pada gambar dibawah ini. Status logika dari pin input dan output IC yang berbeda yang digunakan dalam sirkuit ini, sebagaimana diamati dengan bantuan probe logika, adalah sebagai berikut: pin 1 dari IC-1 adalah RENDAH; pin 2 dari IC-1 berdenyut; pin 3 dari IC-1 RENDAH; pin 4 dari IC-1 adalah TINGGI; pin 5 dari IC-1 berdenyut; pin 6 dari IC-1 berdenyut; pin 1 dari IC-2 tidak pasti; pin 2 dari IC-2 berdenyut; pin 3 dari IC-2 tidak pasti. Menurut Anda, apa penyebab paling mungkin dari kondisi yang salah ini? Berikan pembenaran di mana pun dibutuhkan. IC yang digunakan di sini milik keluarga logika 74HC
a. Ada open circuit di suatu tempat di jalur dari pin 3 IC-1 ke pin 3 IC-2
b. Ada Short Circuit di suatu tempat di jalur dari pin 1 IC-1 ke pin 1 IC-2
c. Penggunaan catu daya yang salah
d. kerusakan pada perangkat aktif tertentu hingga peningkatan nilai resistansi resistor on-chip tertentu
e. korsleting dua pin dari mana pin IC-1 yang terkena (korsleting) sedang diumpankan (IC-2)
Solusi :
Pada awalnya, status fungsional dari masing-masing blok bangunan yang digunakan dalam sirkuit logika kombinasional ini dilihat. Gerbang AND atas dinonaktifkan karena salah satu inputnya diamati memiliki logika RENDAH, dengan hasil bahwa outputnya harus RENDAH logika. Ini dikonfirmasi oleh pengukuran probe logika pada pin 3 dari IC ini. Gerbang AND yang lebih rendah diaktifkan karena salah satu inputnya berada dalam status logika TINGGI. Oleh karena itu, output dari gerbang ini harus sama dengan input lain dari gerbang ini, yang merupakan bentuk gelombang berdenyut. Output dari gerbang ini adalah yang berdenyut, seperti yang dikonfirmasi oleh pengukuran probe logika pada pin 6 dari IC-1. Pin 6 dari IC-1 terhubung ke pin 2 dari IC-2. Pin 2 dari IC-2 adalah salah satu input dari gerbang NOR dua input. Pin 2 dari IC-2 menunjukkan keberadaan gelombang berdenyut, yang mengkonfirmasi bahwa ia diumpankan dengan benar dari pin 6 dari IC-1. Sekarang, pin 3 dari IC-1 berada dalam keadaan logika RENDAH, dan ini terhubung ke pin 3 dari IC-2. Oleh karena itu, pin 3 dari IC-2 seharusnya menunjukkan status RENDAH logis. Namun, ini tidak terjadi, seperti yang ditunjukkan oleh pengukuran probe logika. Keadaan tak tentu pada pin 3 dari IC-2 juga memanifestasikan dirinya pada pin 1 dari IC-2, yang dapat dimengerti ketika IC CMOS sedang ditangani. Status tak tentu pin 3 IC-2 hanya menunjukkan bahwa ada sirkuit terbuka di suatu tempat di jalur dari pin 3 IC-1 ke pin 3 IC-2. Ini dapat diverifikasi dengan bantuan penyelidikan logika dan melacak jalur dan mengidentifikasi tempat di mana status ROW logika asli berubah menjadi status tak tentu yang tidak diinginkan. Ingatlah bahwa CMOS IC memperlakukan input mengambang sebagai status tak tentu.
Gambar berikut menunjukkan implementasi multiplexer dua-input yang seharusnya memiliki tabel fungsional pada gambar a. Sebaliknya, itu berperilaku seperti tabel fungsional pada Gambar c. IC yang digunakan berasal dari keluarga TTL. Pengamatan yang dilakukan pada pin yang berbeda dari tiga IC yang digunakan dalam rangkaian tercantum pada Tabel. Apa penyebab paling mungkin dari perilaku yang salah ini?
a. Pin 2 dari IC-1 secara internal disingkat menjadi GND.
b. Pin 2 dari IC-2 disingkat secara internal menjadi GND.
c. Pin 1 IC-1 terbuka secara internal, yang berarti mengambang dan oleh karena itu diperlakukan sebagai input TINGGI logika karena IC milik keluarga TTL
d. Ada open circuit di suatu tempat di jalur dari pin 1 IC-1 ke pin 2 IC-2
e. kerusakan pada perangkat aktif tertentu hingga peningkatan nilai resistansi resistor on-chip tertentu
Solusi :
Jika kita melihat status logika berbagai pin IC-1, IC-2 dan IC-3 untuk S = 0, kami menemukan bahwa inverter di IC-1 tidak berfungsi dengan benar. Outputnya seharusnya S dan bukan logika '0'. Dua gerbang AND di IC-2 dan gerbang OR di IC-3 berfungsi sesuai tabel kebenaran masing-masing. Bahkan inverter tampaknya akan melakukan tugasnya ketika inputnya adalah logika '1'. Perilaku inverter seperti itu hanya dimungkinkan bila input ke inverter ini selalu berupa logika '1', terlepas dari status logika S.
Kemungkinan alasan untuk perilaku tersebut adalah sebagai berikut:
1. Pin 2 dari IC-1 secara internal disingkat menjadi GND.
2. Pin 2 dari IC-2 disingkat secara internal menjadi GND.
3. Pin 1 IC-1 terbuka secara internal, yang berarti mengambang dan oleh karena itu diperlakukan sebagai input TINGGI logika karena IC milik keluarga TTL.
Dua alasan pertama dapat dikesampingkan satu per satu dengan memeriksa kontinuitas antara pin 2 dari IC-1 dan GND dan juga antara pin 2 dari IC-2 dan GND. Jika meter tidak menunjukkan kontinuitas dalam dua kasus, alasan ini dikesampingkan. Dalam kasus seperti itu, alasan ketiga tampaknya menjadi penyebab yang paling mungkin.
Tidak ada komentar:
Posting Komentar